垂直型晶体管NAND闪存芯片技术恐将提前至2013-2014年投入实用(2)

NAND芯片厂商八仙过海各显其能：

不过，各家厂商实现垂直型晶体管结构的方法则各有不同。东芝和三星较为倾向于采用电荷捕获型栅极结构的垂直型晶体管；Hynix则倾向于采用传统浮栅栅极结构的垂直型晶体管。而且，在栅极制作工艺方面，也分为Gate-last和Gate-first两种工艺流派。

 

垂直型晶体管结构NAND闪存芯片技术的主要实现难点：

在Semicon West2011会议的TechXPOT环节， Lee和van Schravendijk则为大家介绍了实现垂直型晶体管结构NAND闪存芯片技术的主要难点。

Lee认为，要淀积多层结构，必须要使用淀积周期较短的等离子化学气相沉积（PECVD）方法，而高深宽比图像的蚀刻则对蚀刻工艺的蚀刻方向选择性提出了较高的要求。另外，控制栅尺寸的缩减则对各项异性蚀刻工艺的控制提出了更高的要求。此外，高深宽比的晶体管隔离结构（如STI）则要求用于填充STI的材料为流体形式，这对CVD化学气相淀积设备提出了更高的要求。

Lee称，应用材料公司认为要对多层结构进行淀积的最佳方案，是让这些多层结构在同一个设备中一次完成淀积，这样才能满足膜层微粗糙度小于1nm的极高要求。另外多层结构中接触孔则要求达到80：1的极高深宽比。这部分的关键尺寸控制要求甚至已经超过了对光刻关键尺寸的控制要求，同时还要求制造工艺的产出量能够保持很高的水平。

Van Schravendijk则表示，三维多层结构的实现对蚀刻工艺的形貌控制，原子尺度薄膜的淀积均匀度都提出了很高的要求，此外，钨塞的填充工艺，晶圆弯曲度控制，洁净度控制以及成本控制方面的要求也更高。“如果能够很快地在氧化层淀积处理和SiN层淀积处理之间切换（当然要保证不能有污染物颗粒生成），那么三维NAND芯片的生产成本便可以保持在较低的水平.另外，蚀刻由氧化层和氮化层组成的多层结构时，蚀刻工艺也应具备较高的选择性。”可喜的是，对比1Xnm级别平面型晶体管NAND的制作可能需要动用EUV光刻设备而言，“三维晶体管结构的NAND芯片在制作时并不需要使用EUV光刻机，光刻技术方面的要求暂时不会是这种芯片制作的关键因素。”

这样，NAND芯片的制造技术要求，便从对光刻技术密集型的，基于平面型结构晶体管的NAND芯片，转换到了对淀积/蚀刻技术密集型的，基于三维结构晶体管的NAND芯片。而几家主要的半导体制造设备厂商也对后者的重视程度也在逐步增长。

Novellus公司制程应用部门的副总裁Girish Dixit表示，在之前于东京召开的2011年VLSI技术年会上，垂直型晶体管结构的NAND芯片成为了会上人们讨论的中心议题之一。根据有关讨论小组的讨论结果，人们一致认为垂直型晶体管结构的NAND芯片2013年将启动试产。(责任编辑：admin)